管理复杂性以实现更快、更经济高效的实施

系统公司受到半导体行业提供的新设备和设计方法的影响。新设备通常会带来更多挑战，比如增加封装在缩小引脚间距球栅阵列（BGA）中的引脚数量。此外，新设备使用不断发展的基于标准的接口，如DDR3、DDR4、PCI Express®（PCIe®）Gen3、USB 3.0等，这可能需要学习在板上实现这些接口的新方法。再加上这些日益复杂的技术，公司希望将其产品差异化，并使其更快、更便宜、功能更多、最终产品尺寸更小地推向市场。因此，许多公司现在将业务外包给低成本地区的公司或与之合作。为了管理这种日益增加的复杂性，PCB设计者需要一个解决方案来解决他们的技术和方法挑战。

Allegro PCB设计解决方案

Cadence®Allegro®PCB Designer是一个可扩展、经过验证的PCB设计环境，可解决技术和方法上的挑战，同时缩短设计周期并可预测。PCB设计解决方案有基本+选项配置，包含创建具有完全集成设计流程的PCB布局所需的一切。基础——Allegro PCB Designer——包括一个通用、一致的约束管理解决方案、PCB编辑器、一个自动交互路由器，以及用于制造和机械CAD的接口。PCB Editor为简单到复杂的PCB设计提供了一个完整的放置和布线环境，从基本的布图规划、放置和布线到放置复制和高级互连规划。

好处

•在按需基本选项配置中提供经验证的、可扩展的、经济高效的PCB编辑和布线解决方案

•通过约束驱动的PCB设计流程消除了不必要的迭代

•支持物理、间距、制造设计（DFF）、组装设计（DFA）和测试设计（DFT）、高密度互连（HDI）和电气（高速）域的全面规则集

•具有通用、一致的约束管理系统，用于从前到后创建、管理和验证约束

•面向第三方应用程序的开放环境提高了生产效率，同时提供了对同类最佳集成点工具的访问

图1:Allegro PCB设计解决方案汇集了设计简单复杂电路所需的所有工具

PCB编辑器技术

约束驱动的PCB编辑环境

Allegro PCB Designer的核心是PCB编辑器——一个直观、易于使用、约束驱动的环境，用于创建和编辑从简单到复杂的PCB。其广泛的功能集解决了广泛的设计和可制造性挑战：

•一套强大的平面布置和放置工具，包括用于加速设计放置的放置复制

•强大的基于形状的推挤、拥抱交互式蚀刻创建、编辑建立了一个高效的互连环境，同时提供了长度和时间裕度的实时平视显示

•动态形状功能在放置和布线迭代过程中提供实时倒铜犁和愈合功能

PCB编辑器还可以生成全套光冷却、裸板制造和测试输出，包括Gerber 274x、NC钻孔和各种格式的裸板测试。

约束管理

约束管理系统实时显示物理/间距和高速规则及其状态（基于设计的当前状态），并且在设计过程的所有阶段都可用。每个工作表都提供了一个电子表格界面，使用户能够以分层方式定义、管理和验证不同的规则。有了这个强大的应用程序，设计者可以图形化地创建、编辑和审查约束集，将其作为图形拓扑，作为理想实现策略的电子蓝图。一旦它们存在于数据库中，约束就可以驱动受约束信号的放置和路由过程。

图2:DFA规则驱动的放置允许在不引入错误的情况下紧凑地放置组件

约束管理系统与PCB编辑器完全集成，在设计过程中可以实时验证约束。验证过程的结果是约束通过（以绿色突出显示）还是失败（以红色突出显示）的图形表示。这种方法使设计人员能够立即在电子表格中查看设计进度，以及任何设计更改的影响。

平面布置和放置

PCB设计解决方案的约束和规则驱动方法包括一组强大而灵活的放置功能，包括交互式和自动。工程师或设计师可以在设计输入或平面布置期间将组件或子电路分配给特定的“房间”。组件可以通过参考代号、设备封装/封装外形样式、相关网络名称、零件号或原理图图纸/页码进行筛选和选择。

今天的董事会由数千个组件组成，精确的管理至关重要。实时组装分析和反馈可以促进这种管理——帮助设计师根据公司或EMS指南放置组件，从而提高生产力和效率。动态DFA驱动的放置在交互式组件放置过程中提供实时的包到包间隙检查（见图2）。实时反馈由类和包实例的二维电子表格阵列驱动，提供最低的许可要求。基于封装的侧对侧、侧对端，设计者可以同时放置器件以获得最佳的可布线性、可制造性和信号时序。

放置复制

Allegro PCB Designer中卓越的放置复制技术允许用户在一个设计中快速放置和布线多个类似电路。它允许用户使用放置和布线电路的一个实例创建模板，该实例可以应用于设计中的其他实例。保存的放置模板可以与使用类似电路的其他设计一起使用。复制放置时，用户可以将电路从顶层翻转或镜像到底层。当电路从顶层移动到底层时，所有相关的蚀刻元件，包括盲埋过孔，都被映射到正确的层。

显示和可视化

内置的3D查看器在所有PCB编辑器产品中都可用。三维环境支持多个过滤选项、相机视图、图形显示选项（如实体、透明度和线框）以及鼠标驱动的平移、缩放和旋转显示控件。3D观看还支持复杂过孔结构或板的隔离部分的显示。可以使用上下文敏感的命令结构打开多个显示窗口，并且可以以JPEG格式捕获和保存3D图像。（见图3。）

翻板功能可以围绕Y轴“翻转”设计，翻转画布中的设计数据库。这种“翻转”重新组织设计的显示，使从上到下显示的内容变成从下到上。当硬件工程师在实验室调试电路板时，或者对于制造车间的组装/测试工程师来说，在CAD系统中拥有真实的底视图是至关重要的。Flipboard不仅仅局限于观看；在该模式下也可以执行设计编辑。

交互式蚀刻编辑

PCB编辑器的布线功能提供了强大的交互式功能，可提供受控的自动化，以维护用户控制，同时最大限度地提高布线生产率。实时、基于形状、任意角度、推/推路由使用户可以从“推-首选”、“拥抱-首选”或“仅拥抱”模式中进行选择。

在蚀刻编辑过程中，设计者可以查看实时的、图形化的平视显示，显示有高速限制的互连还有多少时间松弛。交互式路由还允许在多个网络上进行组路由，以及在具有高速长度或延迟约束的情况下对网络进行交互式调整。

多线路布线

多线路布线允许用户将多条线路作为一组快速布线到PCB上。再加上“拥抱轮廓”选项，该实用程序可以帮助设计师在几分钟内在刚性-柔性设计的柔性部分绘制多条线，而不是传统的一次绘制一条线。拥抱轮廓选项负责插入带有与设计弯曲部分轮廓对齐的曲线的迹线。（见图4。）

图4：具有轮廓拥抱选项的多线布线通过PCB设计弯曲部分的无点击布线加速

设计规划选项

以总线互连为主的高度受限、高密度设计可能需要大量时间进行战略性规划和布线。再加上当今组件的密度问题、新的信号级别和特定的拓扑要求，难怪传统的CAD工具和技术无法捕捉设计师的特定布线意图并付诸实施。Allegro PCB Designer Design Planning Option提供了捕捉和遵守设计师意图的技术和方法。通过互连流规划体系结构和全局路由引擎，用户可以首次将他们的经验和设计意图融入到一个工具中，该工具能够理解他们想要的东西——原生地。

用户创建抽象的互连数据（通过互连流规划体系结构），并可以快速汇聚到解决方案上，并使用全局路由引擎进行验证。互连抽象减少了系统必须处理的元素数量，从可能的数万个减少到数百个，从而显著减少了所需的手动交互。

使用抽象的数据，可以通过提供与数据和用户设计意图相关的开放区域的视觉/空间地图来加速规划和路由过程。然后，路由引擎可以根据指定的意图处理路由的细节，而用户不必同时可视化和解决互连问题。与当前的设计工具相比，这种显著的简化意味着用户比以往任何时候都更快、更容易地获得成功的互连解决方案，通过提高效率和生产力来缩短设计周期。（见图5。）

图5：设计规划选项允许用户通过设计规划减少层数并缩短设计周期

对于PCB设计者来说，从密集的BGA中获取路线变得越来越困难。随着引脚数量的增加和引脚间距的缩小，PCB设计师在获取进出BGA的路线上花费的时间显著增加。先进行突破，然后在两个BGA之间路由迹线的传统方法已经失去了动力，因为解决由此产生的交叉需要大量的时间和板上的不动产。

AiBT

自动交互突围技术（AiBT）通过允许用户计划在两端突围来提高用户效率。AiBT可以与新的、Split View和Bundle Sequence命令一起使用，以显著缩短开发高质量、有序的分组解决方案所需的时间（见图6）。

图6：拆分视图允许在放大界面的两端进行操作

高速选项

越来越多地使用基于标准的高级接口，如DDR3、DDR4、PCIe、USB 3.0，这带来了在实现PCB时必须遵守的一系列限制。

Allegro PCB Designer高速选项使遵守高级接口的限制变得快速而简单。它提供了广泛的电气规则，以确保PCB设计实现符合高级接口规范。此外，它还允许用户通过使用具有现有规则的公式或路由后数据（如实际跟踪长度）来扩展规则。

高速选项允许用户将拓扑应用于一组信号。拓扑结构可以包括一组路由偏好以及约束，例如将端接电阻器放得更靠近信号上的驱动器或接收器。如果信号不符合拓扑结构或与拓扑结构相关的规则，则约束驱动的PCB设计系统通过约束管理器提供反馈，确保问题尽快得到识别（因此可以得到解决）。

高速选项还允许通过过孔、连接器引脚和IC封装引脚检查延迟，以实现die2die长度/延迟匹配。它包括识别穿过空隙的迹线段的实用程序（导致重新旋转的返回路径问题），支持反向钻孔（移除通孔天线），并提供一个可以将关键网络的定时关闭加速60-70%的定时环境。

加速计时关闭

随着当今先进接口（如DDR3/DDR4、PCIe、SATA等）中数据速率的增加和电源电压的降低，PCB设计者必须花费更多时间来确保接口中的信号满足时序要求。随着PCB密度的增加，实现定时闭合的努力——确保所有信号都符合定时要求——可能会显著增加。PCB设计者需要新的工具来应对这一日益复杂的挑战。

时序愿景

Timing Vision是一个创新和独特的环境，允许用户直接在路由画布上以图形方式查看实时延迟和相位信息。传统上，评估路由接口的时间/长度的当前状态需要多次访问Constraint Manager和/或使用“显示元素”命令。使用嵌入式路由引擎来评估复杂的时序约束和信号之间的相互依赖性，通过自定义跟踪/连接线着色显示了一组路由信号的当前状态——DDRx字节通道或完整的DDRx接口；点画图案和定制的数据提示信息，以尽可能简单的术语定义延迟问题。

通过嵌入式路由引擎，Timing Vision在交互式编辑期间向用户提供实时反馈，并增强用户开发解决大型总线或接口（如DDRx、PCIe等）上时序问题的策略的能力。再加上自动交互相位调整（AiPT）和自动交互延迟调整（AiDT）功能，用户可以将调整DDRx等高级接口的时间加快到使用传统方法手动调整所需时间的三分之一。

AiPT

像DDRx这样的接口中的差分对要求设计者匹配静态和动态相位。在调谐和匹配其余信号之前，接口中所有差分对的相位匹配是必要的第一步。AiPT自动匹配所选差分对的动态和静态相位。它使用一组参数，允许用户选择多个轨迹延长或缩短选项以及焊盘进入/退出选项。使用AiPT，用户可以显著缩短差分对的静态和动态相位匹配时间。

图7:AiDT将调谐高速信号的时间缩短50%或更多。

AiDT

当使用传统的手动方法时，DDRx等接口的信号延迟调谐会占用太多时间。AiDT根据用户定义的时序约束和调整参数，在用户选择的路由字节通道或接口上自动生成调整模式。AiDT计算连接所需的长度，以满足时间限制，并在添加调整模式时使用受控推/推技术（见图7）。

反钻孔

高速选项允许用户指定关键高速信号上的哪些过孔应回钻以避免反射。输出报告——如果对PCB的内芯进行反向钻孔，则从底部、顶部或任何层进行反向钻孔NC和图例文件——允许用户向其PCB制造商发送反向钻孔说明

制造选项

Allegro PCB Designer Manufacturing Option提供了一套全面、强大、易于使用的工具，使PCB设计者能够高效、经济地简化其产品的发布到制造包的开发。它包括三个模块：面向制造的设计（DFM）检查器、文档编辑器和面板编辑器。

DFM检查器

Manufacturing Option的DFM Checker模块专为工程师和设计师设计，他们了解制造分析的好处，并希望在PCB设计过程的任何阶段都能在稳健的环境中轻松、灵敏地进行分析。DFM Checker为所有主要的PCB设计工具、Gerber文件、智能制造文件和NC数据提供全面的分析，以确保提供给制造商的内容将最大限度地减少成本高昂的延迟。

文档编辑器

Manufacturing Option的文档编辑器是一个PCB文档创作工具，它可以智能地自动化文档创建过程，与传统方法相比，只需很短的时间即可生成复杂的PCB文档。文档编辑器使您能够快速创建驱动PCB制造和组装的制造图纸。

面板编辑器

Manufacturing Option的面板编辑器模块智能地自动化了面板定义和文档的复杂过程，简化了设计过程。该解决方案使设计者能够快速创建电子制造文档，这些文档清楚地阐明了面板规格和说明，以成功制造、组装和检查其设计。

设计数据传输到制造

可以生成全套光冷却、裸板制造和测试输出，包括Gerber 274x、NC钻孔和各种格式的裸板测试。更重要的是，Cadence通过出口和进口IPC-2581格式的设计数据，支持无Gerber制造的行业倡议。IPC-2581数据在一个文件中传递，该文件为高质量制造创建了准确可靠的制造数据。用户可以选择导出设计数据的子集以保护其IP。IPC-2581的进口旨在将艺术品数据叠加在设计上，仅供查看。

小型化选项

约束驱动的HDI设计流程

随着BGA引脚间距降至1毫米以下（引脚间距为0.65毫米或0.5毫米时为0.8毫米或更低），用户被迫使用HDI实现构建PCB技术。

虽然小型化不一定是许多细分市场的主要目标，但要想将BGA扇形展开，转向构建技术是必要的——尤其是如果它的每侧都有三到四排引脚的话。

Allegro PCB Designer小型化选项提供了一个经过验证的约束驱动HDI设计流程，为所有不同风格的HDI设计提供了一套全面的设计规则，从混合构建/核心组合到像ALIVH这样的完整构建过程。

此外，它还包括添加HDI的自动化，以缩短创建施工正确设计的时间。

嵌入式组件

减少最终产品尺寸可以通过多种不同的方式实现。PCB设计者采用的方法之一是将封装组件嵌入内层。小型化选项提供约束驱动的嵌入式组件放置和布线。它支持直接和间接连接技术，并支持使用双面触点嵌入组件、垂直组件和在两层PCB上嵌入电介质。此外，它还提供了在为嵌入组件指定的层上创建和管理空腔的能力。

模拟/RF选项

Allegro PCB Designer Analog/RF选项提供了一个混合信号设计环境，从原理图到带有背面注释的布局，经证明可将RF设计效率提高50%。它允许工程师在Allegro PCB设计环境中使用数字/模拟电路创建、集成和更新模拟/RF/微波电路。凭借其丰富的布局能力和与RF模拟工具的强大接口，它允许工程师从Allegro design Authoring、Allegro PCB Designer或Keysight Technologies Advanced design System（ADS）开始RF设计。

团队设计选项

全球分散的设计团队正在崛起，这加剧了缩短设计周期的挑战。解决多用户问题的手动解决方案耗时、速度慢且容易出错。

Allegro PCB Designer团队设计选项提供了一种多用户并行设计方法，可加快上市时间并缩短布局时间。同时处理布局的多个设计人员共享对单个数据库的访问权限，而不考虑团队的远近。设计师可以将设计划分为多个部分或区域，以便由几个设计团队成员进行布局和编辑。设计可以用软边界进行垂直分区（部分），也可以水平分区（层）。因此，每个设计器都可以查看所有分区的分区，并更新设计视图以监视其他用户分区的状态和进度。这样的划分可以显著地减少总体设计周期并加速设计过程。

布线选项

Allegro PCB Designer Routing Option与PCB Editor紧密集成。通过“布线选项”界面，所有设计信息和约束条件都会自动从PCB编辑器中传递。一旦路线完成，所有路线信息将自动传回PCB编辑器。

设计复杂性、密度和高速布线限制的增加使PCB的手动布线变得困难和耗时。复杂互连路由中固有的挑战最好通过强大的自动化技术来解决。强大的、经过生产验证的autorouter包括批量路由模式，具有广泛的用户定义的路由策略控制以及内置的自动策略功能。

DFM规则驱动的自动布线

路由选项中的制造能力设计显著提高了制造产量。制造算法提供了在可用空间的基础上自动增加导体间隙的扩展能力。通过重新定位导体，在导体和引脚、导体和SMD焊盘以及相邻导体段之间创造额外的空间，自动扩展导体有助于提高制造能力。用户可以灵活地定义一系列间距值或使用默认值。

斜接拐角和测试点可以在整个布线过程中添加。制造算法自动使用最佳回缩范围，从最大值到最小值。测试点插入会自动添加可测试的过孔或焊盘作为测试点。可测试过孔可以在PCB的正面、背面或两侧进行探测，同时支持单面和蛤壳式测试仪。设计人员可以灵活选择符合其制造要求的测试点插入方法。测试点可以“固定”，以避免昂贵的测试夹具修改。测试点约束包括测试探针表面、过孔尺寸、过孔网格和最小中心到中心距离。

高速约束驱动的自动布线

高速路由约束和算法处理差分对、网络调度、定时、串扰、层集路由以及当今高速电路所需的特殊几何要求。自动布线算法智能地处理过孔周围或通过过孔的布线，并自动符合定义的长度或时序标准。自动屏蔽网用于降低噪声敏感网的噪声。单独的设计规则可以应用于设计的不同区域；例如，可以在设计的连接器区域中指定紧密间隙规则，而在其他地方则指定不太严格的规则。

要了解正版Cadence Allegro软件价格和多少钱一套、需要Cadence Allegro PCB学习教程、需要下载Cadence Allegro软件安装包等，请联系Cadence Allegro正版软件中国区授权经销商深圳市雅恩信息技术有限公司。