不良的电源分配网络（PDN）设计会使信号眼图缩小或导致严重的电磁干扰。本次研讨会中我们会尝试对 Die 到稳压模块的完整PDN 进行建模，并对芯片电源域进行瞬态纹波仿真。同时我们会讨论时域和频域仿真对于PDN噪声分析的适用范围，并阐述PDN 设计与优化的实用方法。

本次研讨会，您将了解

• PDN 噪声分析方法

-时域的瞬态仿真模拟纹波

-频域的阻抗曲线鲁棒性设计方法

• Die 到稳压模块的完整建模

-稳压模块的建模和模型数值确定

-板级PDN 的通道的建模

-去耦电容的电感和偏置效应

-Chip Power Model模型的结构

• PDN 设计与优化的实用方法

电源分配网络（PDN）包括从稳压模块（VRM）到片上电路的所有电源间的互连。不良的设计会使信号眼图缩小或导致严重的电磁干扰。由于封装电感的限制，传统方式下我们一般仅分析 PCB 上的PDN 在 1Mhz 到100Mhz 的阻抗是否满足目标阻抗的要求。但由于对于最大瞬态电流的经验值估计，这种方式通常会存在固有的 “不确定性”，那么我们是否有其他仿真或设计的方法呢？利用瞬态仿真模拟纹波似乎是一个可行的方法，但同样地，由于有源模型中的瞬态电流极大程度取决于实际运行软件的微码，这种方法也存在其固有的限制。

本次研讨会中我们会进一步讨论频域仿真和时域仿真间的关联和特点，并尝试对 Die 到稳压模块的完整PDN 进行建模：

·我们会介绍如何通过频域和时域响应的方式拟合 VRM 模块的等效模型

·演示板级PDN 的通道的建模方式

·讨论去耦电容的寄生电感效应和DC偏置效应

· 介绍 Chip Power Model 的结构

并实现使用以上模型对芯片电源域进行瞬态纹波仿真。

最后我们将会介绍PDN 去耦电容优化的实用方法，并演示HyperLynx PND Optimizer 的操作方式。

通过时域和频域的仿真和对PDN优化方式的探索，Siemens EDA 希望可以为客户提供一个 “对于如何有效抑制PDN噪声” 更加完整的视图，让针对电源完整性的设计和验证更加高效可靠，届时欢迎大家的到来。